Ce sixième devoir est consacré à l’étude des oscillateurs astable (ou à relaxation). Ce devoir permet ainsi de revoir la charge d’un condensateur à travers une résistance ou alors avec une source de courant. C’est aussi l’occasion de revoir le fonctionnement des comparateurs à hystérésis. Le corrigé partiel du devoir n°6 est désormais disponible avec les fichiers de simulation LTSpice correspondant.

July-RAQ-illustrationPour ce troisième devoir de vacances je vous propose de revenir sur la charge d’un condensateur dans les applications autour des oscillateurs astables. C’est aussi l’occasion de revoir les montages comparateurs à hystérésis (trigger) largement utilisés dans ces oscillateurs. Le corrigé du devoir n°2 est maintenant disponible ainsi que le script Scilab correspondant à l’exercice 11. Un article sera prochainement consacré à la correction de l’exercice 7 sur l’amplificateur Bass Boost. Le corrigé du devoir n°3 sera disponible d’ici une dizaine de jours avec un nouveau devoir n°4 consacré aux systèmes du 2nd ordre et aux montages « mono-alim ».

Bon travail !

La série continue avec un devoir dont le thème concerne la charge d’un condensateur et ses applications dans les oscillateurs astable ou à relaxation. Le corrigé du devoir n°2 est disponible ainsi que le fichier de simulation attendu. Le corrigé de ce devoir et un prochain devoir seront disponibles d’ici une dizaine de jours sur ce site.

img-Relaxation

illustration_osc_astableLa série des devoirs de vacances continue avec le corrigé du devoir N°1 et un nouveau devoir avec l’étude de quelques montages comparateur de tension à hystérésis et l’étude de quelques oscillateurs astable. Le corrigé sera disponible d’ici une semaine avec les simulations LTSpice correspondantes. Pour vous aider dans votre préparation, de nombreux articles sur les oscillateurs astable sont disponibles sur ce site.

 

Dosc_comp1ans la série des montages fondamentaux de l’électronique, voici un oscillateur astable fonctionnant autour d’un comparateur de tension alimenté sous une tension simple 0/Vdd. Ce montage est constitué d’un comparateur à hystérésis dont la caractéristique de transfert est rappelé ci-dessous.

trigger1Si l’on considère qu’à t=0, le condensateur est déchargé, la tension Uc=0 et la sortie du comparateur se retrouve donc à Vdd. Le condensateur se charge alors à travers la résistance R. Lorsque la tension Uc arrive à la valeur de seuil 2Vdd/3, le comparateur bascule et le condensateur se décharge à travers la résistance R. Lorsque Uc arrive à Vdd/3 le comparateur bascule à niveau et le cycle des oscillations est ainsi assuré comme le montre le chronogramme ci-dessous.

chrono_oscLa fréquence des oscillations est déterminée par la relation suivante : 

equation_osc

Pour vérifier le fonctionnement de ce montage je vous propose le fichier de simulation LTSpice osc_comp_mono_alim.asc (nécessite la bibliothèque supplémentaire SP.lib) suivant :

simul_osc_astable